- 发帖可能变空内容，邪门暂不知所以然
- 『稷下学宫』新认证方式，24年网站打算和努力目标
主题：【讨论】Intel宣布芯片制造技术重大突破 -- forsake
号称是50年来自晶体管后最大进步……新芯片采用3D架构制造，更快，更节能之类自然是应有之义——当然，最重要的是延续了摩尔定律，还可以工业化大规模制造。
对芯片工艺我不熟悉，有没有大侠评价一下这条新闻？新芯片号称节能一半以上——手持设备市场里，arm一统天下的局面是不是要结束了？
毕竟intel在手持这一块，硬件软件的努力都失败了，他不能不急。
看他的官方新闻稿，简直是几十年来未有的飞跃，手持、桌面等等一切计算应用通吃。这要是牛皮吹爆了……
传统的MOS晶体管是在二片有间距的半导体表面搭个桥，让这二块半导体表面实现相互导电。这个3-D在二块高耸的半导体之间的深沟里填入个坝，这个坝体的下，左，右，3面可导电，理论上可以增加3倍的电流量。当然现实里由于工艺的原因增加了1/3。
我想这开辟了一个新的视野，就是今后的晶体管能够实现层层叠叠这么个概念。这个技术一旦实现那么这个世界的精彩程度就不可估量了。
那么这项设计理论上的增长空间，是不是最高增加了3倍的处理能力？有没有可能更多？
10年前IEDM上的hot topic是铜导线、金属栅极和3d mos，前两个早就用上了。对于MOS来说，Id∝W/L，L的大小就是大家一般所说的每代技术多少nm。按原来的工艺，缩小L的时候W也会小，所以最近这些年漏电流是在减小的（因为还是其他因素影响），这就导致通断电流比下降，对于系统节能是不利的。这个Tri-gate实际上是增大了W，跟DRAM里靠挖洞来增大电容是一个原理。
另外这个节能是制造工艺进步导致是物理层面上的，ARM的节能是靠电路设计上的取舍做到的。两者不是一回事。Intel一向是工艺最强，电路优化上有时还不如AMD。
本帖一共被 1 帖 引用 (帖内工具实现)
这么说，理论上最节能的应该是ARM+Intel了？
再问一下：intel的工艺大概领先追赶者多少年？
主要电流在左右两边的壁上流，而在不通的时候leaky current就会越小，这样自然就节能了
工艺上Intel应该能领先其它制造商（如TSMC、Samsung之类）半代到一代，就是一到两年吧。因为Intel的工艺水平高，所以在电路设计上一般就比较保守，AMD则比较激进，有时用好了效果也是不错的。
另外电路上的缺陷还是比较容易弥补的，Intel当年也搞过移动cpu，xscale还是不错的，用的人很多，那时arm也没啥，不过intel觉得没搞头就卖给marvel了，这是intel自己市场定位出了问题。
i7和arm因为要实现功能的不同在电路设计上是完全不能比的，arm要想搞个i7能力的片子，功耗也小不了。Intel现在完全是市场定位的问题，不是技术能力的问题。
intel喜欢超前一代。45纳米的时候就搞HKMG。现在22纳米搞tri-gate。节能一半以上是和上一代32纳米的比。不是和同节点的其他fab产品比。tri-gate可能性能会略好，但是工艺复杂，芯片价格自然就上去了，想打败arm，没指望。
die level, wafer level的。
现在前端搞这么一个3d finfet，已经让人欲仙欲死了，你还层层叠叠呢。咋整。
能够外延第一层3-D结构就没有理由不能在上面再作n层。籽晶不是问题，由激光退火后慢冷却形成薄的单晶层已经制成SOI集成电路了。
reliability, yield都要头疼。
传统的晶体管是做在单晶硅表层，都是往下面造晶体管结构，地面上只有一些引线。一个表面撑死了就那么点儿地面。现在3-D用了外延，就等于是造楼了，这个意义就在于此。